PROPERTY AND AND ADDRESS.

- (19) Japan Patent Office (JP)
- (12) Published Patent Application (A)
- (11) Patent Application Laid-Open No.: H2-44769
- (43) Laid-Open Date:

February 14th, 1990

(51) Int. Cl.<sup>5</sup>

Identification Symbol

(51) 1111. 01.

-

Internal File Number

H 01 L 27/12

Α

7514-5F

G 02 F 1/136

500

7370-2H

8624-5F

HOIL 29/78 311 A\*

Request of Examination: not filed

The Number of Claims: 7 (6 pages in total)

- (54) [Name of Invention] Thin Film Transistor
- (21) Application No.: S63-194422
- (22) Application Date: August 5th, 1988
- (72) Inventor: Etsuko KIMURA

c/o Hitachi Research Laboratory, Hitachi Ltd.

4026, Kuji-cho, Hitachi, Ibaraki

(72) Inventor: Akio MIMURA

c/o Hitachi Research Laboratory, Hitachi Ltd.

4026, Kuji-cho, Hitachi, Ibaraki

(72) Inventor: Dai WATANABE

c/o Hitachi Research Laboratory, Hitachi Ltd.

4026, Kuji-cho, Hitachi, Ibaraki

(72) Inventor: Takashi SUZUKI

c/o Hitachi Research Laboratory, Hitachi Ltd.

4026, Kuji-cho, Hitachi, Ibaraki

(71) Applicant: Hitachi Ltd.

4-6, Kanda Surugadai, Chiyoda-ku, Tokyo

(74) Representative: Patent Attorney Katsuo Ogawa (and two others)

continued to the last page

### Specification

1. Name of Invention

Thin Film Transistor

- 2. Scope of Claim
- 1. A thin film transistor comprising a semiconductor layer formed of polycrystal silicon or amorphous silicon,

wherein an interlayer insulating film between a gate electrode and a display electrode is formed of a stacked-layer structure of two or more layers formed of at least two insulating films with different characteristics;

wherein at least one or more layers of the interlayer insulating film has a charge holding capacitor sandwiched between a pixel electrode connected to the display electrode and a bottom electrode formed of a transparent conductive film provided under the interlayer insulating film;

wherein the number of stacked insulating films is smaller in the charge holding capacitor than the interlayer insulating film; and

wherein a thickness of the interlayer insulating film is thicker than the insulating film of the charge holding capacitor.

2. The thin film transistor according to claim 1,

wherein the interlayer insulating film has a stacked-layer structure of a plurality of kinds of insulating films with different etching resistance; and

wherein the insulating films are combined so that a lower layer has superior etching resistance to an upper layer.

3. The thin film transistor according to claim 1,

wherein a first layer of the interlayer insulating film is a SiO<sub>2</sub> film formed by an ECR microwave plasma CVD method; and

wherein a second layer is a SiO<sub>2</sub> film or a PSG film formed by a normal pressure CVD method.

4. The thin film transistor according to claim 1,

wherein the first layer of the interlayer insulating film is a SiO<sub>2</sub> film formed by the normal pressure CVD method; and

wherein the second layer is a PSG film formed by the normal pressure CVD method.

5. The thin film transistor according to claim 1,

wherein the first layer of the interlayer insulating film is a SiNx film formed by the plasma CVD method; and

wherein the second layer is a SiO<sub>2</sub> film or a PSG film formed by the normal pressure CVD method.

6. The thin film transistor according to claim 1,

wherein the first layer of the interlayer insulating film is a SiO<sub>2</sub> film or a PSG film formed by the normal pressure CVD method;

wherein the second layer is a SiNx film formed by the plasma CVD method; and wherein a third layer is a SiO<sub>2</sub> film or a PSG film formed by the normal pressure CVD method.

7. The thin film transistor according to claim 1,

wherein the first layer of the interlayer insulating film is a SiO<sub>2</sub> film or a PSG film formed by the normal pressure CVD method;

wherein the second layer is a SiO<sub>2</sub> film formed by the ECR microwave plasma CVD method; and

wherein the third layer is a SiO<sub>2</sub> film or a PSG film formed by the normal pressure CVD method.

3. Detailed Description of the Invention

[Industrial Field of the Invention]

The invention relates to a thin film transistor which can be used as a driving transistor or the like of a flat panel display of liquid crystals, electroluminescence, and the like.

### [Prior Art]

In recent years, an active matrix liquid crystal display using thin film transistors (hereinafter abbreviated as TFTs) has been actively developed as a next generation flat panel color display with a large display and high definition. FIG 2 shows an example of an equivalent circuit of one pixel formed by an active matrix method. Reference numerals 21 and 22 denote gate wires of i-th and (i + 1)th columns,

23 and 24 denote drain wires of j-th and (j + 1)th rows, and 25 denotes a common wire of the j-th row, respectively. Further, 26 denotes a switching TFT of the i-th column and j-th row, 27 denotes a charge holding capacitor, and 28 denotes a capacitor of the liquid crystal itself. In the same drawing, the charge holding capacitor 27 functions to compensate the degradation of display quality caused by a leak current increased by a resistance reduction of the liquid crystals and an increased off current of the TFT. FIG. 3 shows cross sectional structures and manufacturing steps of a TFT with a conventional structure having a charge holding capacitor. A semiconductor layer island 302 formed of a polycrystal silicon film is formed over a glass substrate 301 (FIG. 3(a)). Next, a gate oxide film 303 and a second polycrystal silicon film 304 are formed by the CVD method over the semiconductor layer 302 and patterned by photo-etching to form a gate electrode shape (FIG 3(b)). Then, source-drain regions 305 are formed by ion implantation, thermal diffusion, or the like. Subsequently, a metal film of Al or the like is deposited and a first layer electrode wire 306a (a gate wire and a common wire) is formed by photo-etching. Then, a transparent conductive film of an ITO film or the like is deposited and patterned by photo-etching to form a bottom electrode 307a of the charge holding capacitor (FIG. 3(c)). Subsequently, an interlayer insulating film 308 is formed and contact holes 309 are formed by photo-etching (FIG. 3(d)). Next, after depositing a metal film of Al or the like, a second layer electrode wire 306b (drain wire) is formed by photo-etching (FIG. 3(e)). Finally, a transparent conductive film of an ITO film or the like is deposited and patterned by photo-etching to form a pixel electrode 307b, thereby a charge holding capacitor is formed (FIG. 3(f)). In the structure of FIG 3f, the interlayer insulating film 308 is used as it is as an insulating film of a charge holding capacitor. The interlayer insulating film 308 is required to have a sufficient thickness of about 1 µm to prevent leakage between wires in a gate portion and a crossed portion and to secure sufficient pressure resistance. On the other hand, a capacitor film of the charge holding capacitor portion is required to be large and an insulating film of the charge holding capacitor portion is required to be sufficiently thin to obtain sufficient display characteristics and operation characteristics. (When capacitance about ten times as large as the capacitor of the liquid crystal itself is

compensated by the charge holding capacitor, the charge holding capacitor is required to have a capacitance of 15 pF since the capacitance of the liquid crystal itself is about 1.5 pF when an area of the pixel display portion is  $10000~\mu m^2$ . In the case of using a  $SiO_2$  film as the interlayer insulating film, the  $SiO_2$  film is required to have a thickness of about 2500 Å to realize this capacitance.) By the aforementioned reason, a novel technique is required to form the interlayer insulating film of the gate portion and the crossed portion sufficiently thick and the insulating film of the charge holding capacitor sufficiently thin. The easiest resolution is to form the interlayer insulating film 308 in FIG 3(d) and then make the thickness of the interlayer insulating film 308 in only the charge holding capacitor portion by photo-etching. However, a PSG film or the like formed by the CVD method is used as the interlayer insulating film 308 in general. These films have high etching rates against a fluorinated acid-based etchant or the like; therefore, it is hard to control the etching. Thus, it is actually difficult to finish etching with a desired thickness.

As a method to achieve the aforementioned purposed without using the aforementioned method, Japanese Patent Document S58-106861 can be suggested. FIG. 4 shows an embodiment thereof. First, a semiconductor island 402 formed of a polycrystal silicon film is formed over a transparent substrate 401 (FIG. 4(a)). A surface of the polycrystal silicon is oxidized to form a gate insulating film 403, a second polycrystal silicon film is formed, and then a gate electrode 404 and a bottom electrode shape 405 of a charge holding capacitor are formed by photo-etching (FIG. 4(b)). Subsequently, regions 404, 405, and 406 undergo impurity doping, then the interlayer insulating film 407 is formed over a whole surface by the CVD method, and the interlayer insulating film over the bottom electrode 405 is removed by photo-etching (FIG. 4(c)). Next, an insulating film 408 of the charge holding capacitor is formed by oxidizing the surface of the bottom electrode 405 in this state (FIG. 4(d)). The following steps are similar to FIGS. 3(d) to 3(f). By this method, the aforementioned purpose can be achieved tentatively. However, the insulating film of the charge holding capacitor is formed by oxidizing polycrystal silicon; therefore, a polycrystal silicon film is used as the bottom electrode 405 of the charge holding capacitor by this

method. Thus, transmittance of the pixel display portion is inevitably decreased. A method to deposit a SiO<sub>2</sub> film by the CVD method is also suggested as a method to form the insulating film 408 of the charge holding capacitor portion. However, in the step of removing the interlayer insulating film 407 formed over the bottom electrode 405 in FIG. 4(c), it is inevitable to use a polycrystal silicon film as the bottom electrode since the transparent conductive film of an ITO film or the like does not have resistance against a general acid, especially a fluorinated acid-based etchant which is used as an etchant of the interlayer insulating film. As a result, reduction of the transmittance of the pixel display portion cannot be avoided.

### [Problems to be Solved by the Invention]

As described above, it is difficult by the conventional technique to form the interlayer insulating film in the gate portion and the crossed portion sufficiently thick and to form the insulating film over the bottom electrode formed of a transparent conductive film of an ITO film or the like sufficiently thin with good controllability. Therefore, it is difficult to realize a highly reliable thin film transistor with favorable display characteristics and operation characteristics with preferable yield. A purpose of the invention is to form the interlayer insulating film in the gate portion and the crossed portion sufficiently thick and to form the insulating film of the charge holding capacitor portion sufficiently thin with good controllability in the polycrystal silicon TFT having the charge holding capacitor using a transparent conductive film with superior transmittance, such as an ITO film. Thus, the purpose is to realize a highly reliable polycrystal silicon TFT with favorable display characteristics and operation characteristics with preferable yield.

### [Means for Solving the Problems]

The aforementioned purpose can be achieved by forming a plurality of insulating films with different etching resistance so that a lower layer has a superior etching resistance to an upper layer, and forming an insulating film of the capacitor portion over the bottom electrode formed of a transparent conductive film of an ITO film or the like by selectively removing a portion of it only in the charge holding capacitor by utilizing the different etching resistance.

[Effect]

By stacking a plurality of insulating films with different etching resistance to form an interlayer insulating film so that a lower layer has a superior etching resistance to an upper layer and selectively removing a portion of it only in the charge holding capacitor portion by utilizing the different resistance, the interlayer insulating film can be formed thick and the insulating film of the capacitor portion can be formed thin with good controllability even when a transparent conductive film of an ITO film or the like is used as the bottom electrode of the charge holding capacitor. Consequently, a capacitor having sufficient capacitance to display images can be easily formed without occurring defects such as a leakage, a short-circuit, and the like of the wires in the gate portion and the crossed portion, thereby a highly reliable thin film transistor with favorable display characteristics and operation characteristics can be realized with preferable yield.

### [Embodiments]

Hereinafter, an embodiment of the invention is described with reference to FIG 1. FIG 1 shows cross sectional views and manufacturing steps of a polycrystal silicon TFT as an embodiment of the invention. A SiO<sub>2</sub> film formed by the ECR microwave plasma CVD method is used as a first layer interlayer insulating film and a PSG film formed by the normal pressure CVD method is used as a second layer interlayer insulating film as an example. The SiO<sub>2</sub> film obtained by the ECR microwave plasma CVD method is dense and has an almost equivalent etching rate against a fluorinated acid-based etchant to the SiO<sub>2</sub> film formed by thermal oxidization. On the other hand, the PSG firm formed by the normal pressure CVD method is porous in general and has quite a high etching rate against a fluorinated acid-based etchant. (When the etching rate of the ECR microwave plasma CVD-SiO<sub>2</sub> film is 1, the etching rate of the normal pressure CVD-PSG film is 10 to 20.) A selectivity of the first and second layers of the interlayer insulating film against a fluorinated acid-based etchant is sufficiently high, thereby the second layer normal pressure CVD-PSG film only can be selectively removed by etching and the thickness of the insulating film of the charge holding capacitor portion can be formed sufficiently thin with good controllability. In addition,

as the first layer ECR microwave plasma CVD-SiO<sub>2</sub> film which directly contacts the bottom electrode of the charge holding capacitor portion is not required to be removed, a transparent conductive film of an ITO film or the like without resistance against a fluorinated acid-based etchant can be used as the bottom electrode.

It is to be noted that similar can be applied to dry etching as well since a fluorinated acid-based gas is used as an etching gas.

Hereinaster the manufacturing steps are described. First, a semiconductor layer island 102 formed of a polycrystal silicon film is formed over a glass substrate 101 (FIG. 1(a)). Next, a gate oxide film 103 and a second polycrystal silicon film 104 are formed by the normal pressure CVD method over the semiconductor layer 102 and patterned by photo-etching to form a gate electrode shape. Then, a source-drain region 105 is formed by ion implantation. Subsequently, a metal film of Al or the like is deposited and a first layer electrode wire 106a is formed by photo-etching. Then, a transparent conductive film of an ITO film or the like is deposited and patterned by photo-etching, thereby a bottom electrode 107a of a charge holding capacitor is formed (FIG. 3(b)). The steps up to here are the same as the manufacturing steps shown in FIG. 3(a) to (c) of the polycrystal silicon TFT with the conventional structure. Next, the normal pressure CVD-PSG film 109 as the first layer interlayer insulating film is formed over a whole surface with a desired thickness as an interlayer insulating film in the gate portion and the crossed portion. Subsequently, the normal pressure CVD-PSG film is selectively removed in only the charge holding capacitor portion by photo-etching, utilizing the superior etching resistance of the ECR microwave plasma CVD-SiO<sub>2</sub> film to the normal pressure CVD-PSG film (FIG. 3(d)). The following steps are the same as FIGS. 3(d) to 3(f). That is, contact holes are formed by photo-etching and a metal film of Al or the like is deposited, thereby a second layer electrode wire 106b is formed by photo-etching (FIG. 1(e)). Finally, a transparent conductive film of an ITO film or the like is deposited and patterned by photo-etching to form a pixel electrode 307b, thereby a charge holding capacitor is formed (FIG. 1(f)).

In the aforementioned embodiment, the first and second layers of the interlayer insulating film are to be combined so that the first layer has a superior etching resistance

to the second layer so that the second layer only can be selectively etched. For example, a combination of an ECR microwave plasma CVDSiO<sub>2</sub> film as the first layer and a normal pressure CVD-SiO<sub>2</sub> film as the second layer, a combination of a normal pressure CVD-SiO<sub>2</sub> film as the first layer and a normal pressure CVD-PSG film as the second layer, a combination of a plasma CVD-SiNx film as the first layer and a normal pressure CVD-SiO<sub>2</sub> film or a normal pressure CVD-PSG film as the second layer, and the like can be suggested.

Moreover, in the aforementioned embodiment, the interlayer insulating film may have a stacked-layer structure of three layers by using an insulating film with superior etching resistance as the second layer of the interlayer insulating film and using this insulating film as an etching stopper. In this case, an insulating film of the charge holding capacitor portion is formed of the first and second layers of the interlayer insulating film. For example, a combination of a normal pressure CVD-SiO<sub>2</sub> film or a normal pressure CVD-PSG film as the first layer, an ECR microwave plasma CVD-SiO<sub>2</sub> film or a plasma CVC-SiNx film as the second layer, and a normal pressure CVD-SiO<sub>2</sub> film or a normal pressure CVD-PSG film as the third layer, and the like can be suggested.

#### [Effect of the Invention]

By the invention, even when a transparent conductive film such as an ITO film with superior transmittance is used as a bottom electrode of the charge holding capacitor, the interlayer insulating film can be formed thick and the charge holding capacitor portion can be formed thin with good controllability. Therefore, a capacitor having sufficient capacitance for displaying images can be easily formed without occurring defects of wires in the gate portion and the crossed portion. As a result, a highly reliable thin film transistor with favorable display characteristics and operation characteristics can be formed with preferable yield.

#### 4. Brief Description of the Drawings

FIG. 1 shows cross sectional structures and manufacturing steps of a polycrystal silicon TFT of the embodiment of the invention. FIG. 2 shows an equivalent circuit diagram of one pixel formed by the active matrix method. FIGS. 3

and 4 show cross sectional structures and manufacturing steps of a polycrystal silicon TFT having a conventional structure.

101... glass substrate, 102 and 104... polycrystal silicon films, 103... normal pressure CVD-SiO<sub>2</sub> film, 106a and 106b... Al wires, 107a and 107b... ITO films, 108... ECR microwave plasma CVD-SiO<sub>2</sub> film, 109... normal pressure CVD-PSG film, 105... source-drain region forming portion

Representative: Patent Attorney Katsuo Ogawa

continued from the first page

(51)Int.Cl.5

Identification Symbol

Internal File Number

H 01 L 21/205

7739-5F

29/784

(72)Inventor: Masao YOSHIMURA

c/o Hitachi Research Laboratory, Hitachi Ltd.

4026, Kuji-cho, Hitachi, Ibaraki

- (18)【発行国】日本国特許庁(JP)
- (12)【公報種別】公開特許公報(A)
- (11) 【公開番号】特開平2-44769
- (43) 【公開日】平成2年(1990)2月14日
- (54) 【発明の名称】薄膜トランジスタ
- (51) 【国際特許分類第5版】

HOIL 27/12

G02F 1/136 500

HOIL 21/205

HOIL 29/784

【審查請求】\*

【全頁数】6

- (21) 【出願番号】特願昭63-194422
- (22) 【出願日】昭和63年(1988) 8月5日
- (71)【出願人】

[識別番号] 999999999

【氏名又は名称】株式会社日立製作所

【住所又は居所】\*

(72) 【発明者】

【氏名】木村悦子

【住所又は居所】\*

(72) 【発明者】

【氏名】三村秋男

【住所又は居所】※

(72)【発明者】

【氏名】渡辺大

【住所又は居所】\*

(72)【発明者】

【氏名】鈴木隆

【住所又は居所】\*

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

2

【特許請求の範囲】

1、半導体層に多結晶シリコン又はアモルファスシリコ ンを用いた薄膜トランジスタにおいて、ゲート電板と表 示電極との間の層間絶縁膜が少なくとも2種類の特性の 異なる絶縁膜で形成された2層以上の積層構造から成り 、該層間絶縁膜の少なくとも 1 層以上が、表示電極に接 続された画素電極と、該層間絶縁膜の下部に設けた透明 導電膜より成る下部電極との間にはさまれて成る電荷保 持用キャパシタを有し、かつ、該層間絶縁順よりも該電 荷保持用キャパシタ部の絶縁膜の積層数が少なく、該層 10 間絶縁膜の膜厚が該電荷保持用キャパシタ部の絶縁膜の 膜厚よりも厚いことを特徴とする薄膜トランジスタ。 2、層間絶縁膜が、エッチング耐性の異なる複数種の絶

緑膜を積層した構造で、下層が上層よりエッチング耐性 が優れている絶縁膜の組合せで構成されていることを特 徴とする特許請求の範囲第1項記載の薄膜トランジスタ

3、層間絶縁膜の第一層が E C R マイクロ波プラズマ C VD法により形成したSiO. 2膜、第二層が常圧CV D法により形成したSIO\_\_2 膜又はPSG膜であるこ 20 とを特徴とする特許請求の範囲第1項記載の薄膜トラン ジスタ。

4、層間絶縁膜の第一層が常圧CVD法により形成した SiO\_2膜、第二層が常圧CVD法により形成したP SG膜であることを特徴とする特許請求の範囲第1項記 載の薄膜トランジスタ。

5、層間絶縁膜の第一層がプラズマCVD法により形成 したSiN\_x膜、第二層が常圧CVD法により形成し たSi〇\_\_2膜又はPSG膜であることを特徴とする特 許請求の範囲第1項記載の薄膜トランジスタ。

30

6、層間絶縁膜の第一層が常圧CVD法により形成した S i O\_2膜又はPSG膜、第二層がプラズマCVD法 により形成したSiN\_x順、第三層が常圧CVD法に より形成したSiO\_\_2膜又はPSG膜であることを特 徴とする特許請求の範囲第1項記載の薄膜トランジスタ

7、層間絶縁膜の第一層が常圧 C V D 法により形成した SiO\_2膜又はPSG膜、第二層がECRマイクロ波 プラズマCVD法により形成したSiO\_2膜、第三層 が常圧CVD法により形成したSiO\_2膜又はPSG 40 膜であることを特徴とする特許請求の範囲第1項記載の **薄膜トランジスタ。** 

### ⑩日本国特許庁(JP)

@ 特許出顧公愿

#### 平2-44769 ⊕ 公 開 特 許 公 報 (A)

@int.Cl. "

識別配号 庁内整理番号 ❷公期 平成2年(1990)2月14日

7514—5F 7370—2H 8624—5F 500

H 01 L 29/78

311 A× 審査請求 未請求 請求項の数 7 (全6頁)

64発明の名称 薄膜トランジスタ

> 和特 題 昭63-194422

顧 昭63(1988)8月5日 多出

茨城県日立市久慈町4026番地 株式会社日立製作所日立研 明 者 木 悦 究所内

茨城県日立市久巷町4026番地 株式会社日立製作所日立研 の発明 者 Ξ 村 秋 男 究所内

茨城県日立市久慈町4026番地 株式会社日立製作所日立研 伊発 明者 淮 辺 大 究所内

騆 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 究所内

株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

Ø代 理 人 弁理士 小川 勝男 外2名

最終質に続く

1.発明の名称 存頭トランジスタ

#### 2.特許請求の施設

- 1.半導体層に多結晶シリコン又はアモルファス シリコンを用いた障礙トランジスタにおいて、 ゲート電極と表示電極との間の層間絶縁膜が少 なくとも2種類の特性の異なる絶嫌膜で形成さ れた2層以上の後期構造から成り、旅籍関略制 頭の少なくとも1層以上が、淡示電極に接続さ れた調泉電極と、放射間絶縁菌の下部に設けた 明導電波より成る下部電缆との酒にはさまれ て成る世背保持用キヤパシタを有し、かつ、旅 層面絶縁膜よりも鉄準衛保袋用キャパシヶ黒の 絶縁膜の視層数が少なく。紋燈画絶縁膜の重厚 が故程有保持用キヤパシタ部の絶象面の選邦よ
- 2. 層間絶無調が、エツチング耐性の異なる複数 種の絶縁頭を被薄した得逸で、不層が上層より エツチング耐性が緩れている絶論膜の組合せで

得成されていることを特徴とする特許請求の難 選第1項記載の課職トランジスタ。

- 3、層間地線膜の第一層がRCRマイクロ波ブラ ズマCVD技により形成したSiOs裏、第二 層が常圧CVD論により形成したSiOェ 膜又 はPSG底であることを特徴とする特許請求の 範囲第1項記載の脊膜トランジスタ。
- 4。 展開範疇膜の第一層が常庇CVD法により指 成したSiO2職、第二層が常圧CVD核によ り形成したPSG膜であることを特徴とする特 許諱求の祖國第1項記載の非腹トランジスタ。
- 5.贈頭絶哉膜の第一層がプラズマCVD独に上 り海成したSiNェ膜、毎二層が常圧CVD法 により形成したSSOュ 膜又はPSG膜である ことを特徴とする特許請求の範囲第1項記載の 芽磨トランジスタ。
- 6. 層間絶縁膜の部一層が常圧CVD独により影 成したSiOェ 膜又はPSG隣、第二層がプラ ズマCVD法により形成したSiNェ旗、笛三 贈が常在CVD法により形成したSiOs 膜又

## 持開平2-44769 (2)

はPSG膜であることを特徴とする特許額求の 戦性低1項記載の課題トランジスタ。

7. 層面総接膜の第一層が常圧CVD法により形成したSiOs 順又はPSG膜、第二層が ECRマイクロ波プラズマCVD法により形成 したSiOs 膜、器三層が常圧CVD法により 形成したSiOs 膜又はPSG膜であることを 特徴とする特許請求の報酬第1項記載の浮襲ト

#### 3. 発明の辞載な説明

#### 【童書上の利用分野】

本売明は披品やエレクトロ・ルシネセンス等の 平置デイスプレイの映画用トランジスタ等に利用 できる辞菓トランジスタに関する。

#### 〔従来の技術〕

近年、大震園、高精鋼の次性代フラント、パネル、カラーデイスプレイとして都関トランジスタ (以下TPTと暗記)を贈いたアクテイブマトリクス方式液晶デイスプレイの発光が重ねに行なわれている。第2回にアクテイブマトリクス方式に

よる一臓巣の等質経路の一例を示す、21,22 はら、1+1行目のゲート記載、23,24はう。 うま1 測度のドレイン配稿。 2.5 はう利目のコモ ン配施をそれぞれ示す。また、26は1行う列目 のスイツチングTPTを、27は電荷保持限キヤ パシタを、28は彼昌白体のキヤパシタを示す。 周囲において、電音保持用キヤパショ27の役割 は、被益の抵抗低下、及びTFTのオフ環境の増 対によるサーク言語の増加が原因である意示品者 の低下を被償することである。据3個に包荷保持 用キャパシタを有する世来集造TFTの瞬間構造 関及び製造工程を示す。ガラス基板301上に多 結晶シリコン膜から成る半導体層の島302を形 成する(第3回(a))、次に半導体層302上 にCVD後によりゲート量化費303及び第2の 多結晶シリコン氏304を形成し、ホト・エツチ ングによりパターニングしてゲート電圧形状を形 成する(集3回(h))。次いで、イオン打ち込 み、又は熟飲飲味によりソース、及びドレイン仮 娘305を示唆する。次いで人士等の会区職を後

**液、ホト・エツチングにより一層目の電価配算** 306a(ゲート記載、コモン記載)を形成し、 次いで1Tの顕等の連明確電魔を堆積して、ホト ・エッチングによりパターニング、電荷保存用キ ヤパシタの下部電販307aを滲成する(煎3回 (c))。次に原創執縁戴308を形成し、水ト ・エンチングによりコンタクト水ール308を形 成する(第3回(d))。次にAi冬の金属膜を 堆積、水ト・エフチングにより2層目の電極配線 306b(ドレイン配線)を患成する(据3回 (a))。最後にITO腹管の透明基準膜を堆積 して、ボト・エクチングによりパターニング、首 素電視307トを遊成し、電荷保持用キヤパシタ を形成する(第3個(1))。(1)の構造では、 万間 純糸膜308 がそのまま 電荷保持駐 キヤパシ タの絶縁調として使用されている。層路絶象膜 308はゲート部及びクコス部の記憶器のリーク を防ぎ、十分な器圧を確保するために襲撃1p元 程の千分厚い膜が必要とされる。一方、十分な姿 示特性及び無作特性を得るためには世神保持ホヤ

パシタ部の容量膜を大きくする必要があり、電荷 保持キャパシタ部の絶象膜の裏厚を十分等くする 必要がある。(被私自体のキヤパシタの約10倍 の容量を職者保持用キャパシタで補償する場合。 資本表示版の函籍を10000ほごとすると、接 品自体の容量は約1.5 p.P.となり、電荷条換用 キャパシチの容量として15ヵヲ必要となる。■ 関係経際としてSiOュ腺を使用する場合、この 容量値を実現するためには、SiOュ酸の濃度と して約2500人必要となる。)上記の成由より、 ゲート部及びクロス部の展閲範級側の譲渡を十分 厚く、電荷保持用キヤパシタ部の絶象膜の披厚を 十分導く形成する技術が新たに必要となる。身も 安島な影決策は、第3四(d)において原数映画 頭308形成後、ホト・エツチングにより電荷径 待キヤパシタ節のみ原間地和膜308の誤算を存 くすることである。しかしながら、一般に展園絶 機振308はCVD法により形成したPSG数等 が使用されており、これらの膜のフツ酸系エッチ ヤント等に対するエツチングレートは違く、エツ

### 特開平2-44769(3)

チングの制御が難しい。そのため、所望の臨序で エッチングを終了することは実際上明書である。

上記の方法によらずに上述の目的を達成する方法として特別耐58-108861が挙げられる。第4回はその実施例である。まず、透明基板401上に多様品シリコン酸から成る半部かのあ402を形成する(第4回(a))。前記多様品シリコンの表面を最化してゲート地級数403を形成し、この手が多くである。またがである。またがである。またがである。またがである。またがである。またが、2の多様をでは、405を形成する(第4回(b))。次に404、405、406の領域に不利物ドープを施し、次いで層間抽象膜

城に不稀物ドープを施し、次いで層間格源線 407をCVD法により全面に形成後、下部電極 405上の層面結準膜をホト・エッチングにより 取り除く(第4回(a))。次いで、この状態で 下部電極405の表面を酸化することにより電荷 保枠用やヤパンタの結線機408を形成する(第 4回(d))。以下の工程は第3個(d)~(f) と同様である。この方法によれば上述の目的は一

住食く十分稼く形成することが困難であり、したがつて、表示特性及び動作特性が良好で健康性の高い群族トランジスタを歩智り良く実現するとが困難であった。本発明の目的は、ITO服等の透光性に優れた透明遊覧を用いた世帯保持用キャパシタを有する多緒最かリコンTFTにおか十分厚く、電荷保持用キャパシタ部の範疇の順序が対った。電荷保持にキャパシタ部の絶嫌膜の順序が対側性良く十分稼く形成することであり、これにより、表示特性及び動作特性が良好で信頼性の高い多数基シリコンTFTを歩音り良く実現することである。

### [課題を解決するための手段]

上記目的は、複数のエッチング耐性の異なる絶像限を形成し、下層を上層よりエッチング耐性の低れた結構額とする組合せにより、エッチング耐性の強いを利用して電荷保持用キャパシタ部の必要である。 では、より成る下部電極上にキャパシタ部の地種膜を形成することにより違攻できる。

#### (発明が解決しようとする振題)

以上述べた様に、従来技術においては、ゲート 部及びクロス部の層関極無限の関邦を十分厚く、 電荷保持用キヤバシタ部において、ITO膜等の 透明準電膜より成る下部電極上に、絶縁膜を制御

#### (作用)

被数のエンチング耐性の異なを積別を積別を表現を積別に、下層を上別よとによりまた。 対性を有する組合体を用ることによりのでは、対性の一部を関係を発展することによりでは、「TT部の機会を発展して、「TT部の機会を発展して、「TT部の機会を表現である。」のでは、があるというのでは、があるというのである。これが、「TT部の機会を対して、「TT部の機会を対し、「TT部の機会を対し、「TT部の機会を対し、「TT部の機会を対し、「TT部の機会を対し、「TT部の機会を対し、「TT部の機会を対し、「TT部の機会を対し、「TT部の機会を対し、「TT部の機会を表現である。」のでは、「TT部の機会を対し、「TT部の機会を表現である。」のでは、「TT部の機会を対し、「TTPでは、」」

「TTPでは、TTPでは、「TTPでは、、「TTPでは、「TTPでは、、TTPでは、「TTPでは、、「TTPでは、、「TTPでは、、「TTPでは、、「TTPでは、、「TTPでは、、「TTPでは、、「TTPでは、、「TTPでは、、「TTPでは、、、「TTPでは、、「TTPでは、、「TTPでは、、「

#### [実施領]

以下、本発明の実施例を第1階を用いて説明する。第1間は本発明の一実施例である多緒最シリコンTFTの新面構造器及び製造工程であり、一層目の層層絶縁隊としてBCRマイクロ波ブラズ

特開平2-44769 (4)

マCVD法で形成したSiOs 義を、二層目の層 関語無償として常圧CVD法で発送したPSG膜 を使用した例である。BCRマイクロ被ブラズマ CVD法により得られるSiO:腹は、膜がち症 であり、フツ重系エツチヤントに対するエツチン グレートも感性化により形成したSiOェ 観とほ は何等の値を有する。一方、常圧CVD法で形成 したPSG頭は、一般に腰が多孔質であり、マツ 騺系エツチヤントに対するエツチングレートも領 めて大きい。【BCRマイクロ放プラズマCVD ~ S i O ± 悪のエツチングレートを1とすると、 常圧CVD-PSG頭のエツチングレートは10 ~20である。) フツ酸系エツチャントに対する 一月日と二月日の夏問総縁膜の遊択比は十分であ り、これにより、二層目の常圧CVD~PSG膜 のみを選択的にエツチング除去して、電視保持用 キャパショ部の絶談図の選邦を制御性且く十分港 くすることができる。加えて電費保持用キヤパシ タ部の下部電腦に直接施している一層目のECR マイクロ枚プラズマCVD-SiOュ 腹を散去す ・ る必要がないため、フン酸系エッチャントに対す る耐性のないITO膜等の透明導電膜を下部電極 に使用することができる。

なお、ドライエツチングにおいても、フツ酸系 ガスをエツチングガスに用いているため、阿根の ことが含える。

は下製造工程を説明する。まず、ガラス基板101上に多結為シリコン族から成る半導体層の島102を形成する(第1回(a))。次に、半準体層102上に常圧CVD法によりが一トを地路103、及び第2の多結局シリコン酸104を形成して、ホト・エッチングによりパターニングによりパケート電極のサングによりパターインを発展して、から、次によりの電気を建設、ホトを形成する。次によりの電気を建設、ホトを形成する。次によりのは関連を建設、ホトを形成する。次によりのは関連を建設、ホトを形成する。次によりパターニングに最近である。次によりパターニングに最近である。次によりパターニングに最近である。次によりパターニングに最近である。次によりパターニングに最近である。次によりパターニングに最近の正常に、第3回(b))。ここまでの工程は、第3回(b))。ここまでの工程は、第3回(b))。ここまでの工程は、第3回(b))。ここまでの工程は、第3回(b))。ここまでの工程は、第3回(b))。ここまでの対象を表現を表現を表現している。まず、ガラスを表現している。まず、ガラスを表現している。まず、ガラスを表現である。まず、ガラスを表現である。まず、ガラスを表現している。まず、ガラスを表現している。まず、ガラスを表現している。まず、ガラスを表現している。まず、ガラスを表現している。まず、カラスを表現を表現している。まず、カラスを表現を表現する。まず、カラスを表現している。まず、カラスを表現している。まず、カラスを表現している。まず、カラスを表現している。まず、カラスを表現している。まず、カラスを表現を表現りますがある。まず、カラスを表現している。まず、カラスを表現している。まず、カラスを表現している。まず、カラスを表現している。まず、カラスを表現している。まず、カラスを表現している。まず、カラスを表現している。まず、カラスを表現している。まず、カラスを表現している。まず、カラスを表現りますが、カラスを表現りますが、まず、まず、カラスを表現りますが、まずりますが、まずりますが、まずりますが、まずりますが、まずりますが、まずりますが、まずりますが、まずりますが、まずりますが、まずりますが、まずりますが、まずりますが、まずりますが、まずりますが、まずりますが、まずりますが、まずりますが、まずりでは、まずりできずりでは、まずりでは、まずりでは、まずりでは、まずりでは、まずりでは、まずりでは、まずりでは、まずりでは、まずりでは、まずりですがりでは、まずりでは、ますりでは、まずりでは、まずりでは、まずりでは、まずりでは、まずりでは、まずりでは、まずりでは、ま

た従来講遊の多絃島シリコンTFTの製造工程 (a) ~ (c) と関ーである。次に、一層目の単 ・ 関鉄業体である常用CVD-PSG第1094。 ゲート部及びクロス部の潜弧絶縁腕の順厚として 所望の関厚だけ金額に形成する。次いで、BCR マイクロ波プラズマCVD-SiOa睛の方が常 圧CVローPSG譲よりもエツテング耐性が値れ ていることも利用して、ホト・エツチングにより 電荷保持照キヤパシタ部のみ常正CVD-PSG 膜を遊択的に取り除く(第3回(4))。以下の 工程は悠る図(d)~(f)と同一である。すな わち、ホト・エンチングによりコンタクトホール を形成し、次いでAS等の金属膜を堆覆、水下・ エツチングにより二調目の重補配線1066を形 成する(据1回(o))。最後にITO腹等の途 **引導電膜を堆積して、ホト・エツチングによりパ** ターニング、産業電腦3078を形成し、電荷係 **待用キャパシタを港成する(第1日〔f〕)。** 

上記の実施例において、一層目と二層目の層頭 絶縁頭の微振の組み合せは、一層目が二層目の層 関地級級よりエンチング耐性が優れており、二層目のみの選択エンチングが可能な組合せであれば 良く、何えば、一層目が8CRマイクロ被プラズ マCVDSiO2膜、二層目が常圧CVDー SiO2膜、一層目が常圧CVDーSiO2膜、 二層目が常圧CVDーPSG膜、一層自がオチスマCV、DーSiNx膜、二層目が常圧CVDー SiO2関又は常圧CVDーPSG膜等の総合せが考えられる。

### 特開平2-44769 (5)

の組合せが考えられる。 【発明の効果】

本発明によれば、ITO原等の透光性に優れた 透明準電調を電荷保持用キャパシタの下部電極に 用いた場合でも、層面絶無扇の腰厚を厚く、電荷 保持用キャパシタ部の膜厚を制御性良く常く 形成 できるので、ゲート及びクロス部の配線の欠陥を 張生することなく、解像表示に十分な容量値と引 するキャパシタを容易に形成できる。これにより、 表示特性及び島作特性が良好で情報性の高い存態 トランジスタを歩ぎり食く形成することができる。

### 4.国面の解単な説明

第1 図は本角明の一実施例による多結品シリコンTFTの新面構造及びその製造工程を示す図、第2 図はアクテイブマトリクス方式による一面素の等価回路図、第3 関及び第4 図は従来構造の多結品シリコンTFTの新面構造及びその制造工程を示す例である。


101…ガラス基板、102,104…多額品シリコン線、103…常圧CVD-SiOs 膜、

106a,106b…A1配稿。107a, 107b…ITO膜、108…ECRマイクロ被 プラズマCVD…SiO1膜、109…常圧 CVD…PSG額、105…ソース及びドレイン 毎球表皮盤、


代理人 弁理士 小川野男




数 1 図





第 2 図





# 第 4 関





### 第1頁の統き

@Int. Cl. 5

做別配号

庁内整理番号

H 01 · L 21/205 29/784

7739-5F

**®発明者 吉村** 

夫 茨城県日立市久慈町4025番地 株式会社日立製作所日立研

充所内